Fixed synthesis README.md

peripherals/lcd/sint/de10_lite/README.md

@@ -1,17 +1,17 @@
 # Síntese na FPGA Altera MAX10 DE10-Lite
 
-Já para a síntese na FPGA, devem ser descomentadas as linhas que contenham `delay_(10000)` no arquivo de exemplo [`software/lcd/main_lcd.c`](../../software/lcd/main_lcd.c).
+Já para a síntese na FPGA, devem ser descomentadas as linhas que contenham `delay_(10000)` no arquivo de exemplo [`software/lcd/main_lcd.c`](../../../../software/lcd/main_lcd.c).
 
-O arquivo principal para síntese é o [`sint/de10_lite/de0_lite.vhd`](sint/de10_lite/de0_lite.vhd), em que são utilizados as portas Arduino IO[[2]](#bibliografia), a porta de alimentação de 3,3V ou 5V (de acordo com o modelo do _display_) e a referência no GND, seguindo o mesmo modelo do esquemático abaixo:
+O arquivo principal para síntese é o [`de0_lite.vhd`](de0_lite.vhd), em que são utilizados as portas Arduino IO[[2]](#bibliografia), a porta de alimentação de 3,3V ou 5V (de acordo com o modelo do _display_) e a referência no GND, seguindo o mesmo modelo do esquemático abaixo:
 
 <p align="center">
-    <img width="100%" height="50%" src="connection.png">
+    <img width="100%" height="50%" src="../../connection.png">
 </p>
 
-Ao final, após a síntese e gravação do arquivo [`software/lcd/quartus_main_lcd.hex`](../../software/lcd/quartus_main_lcd.hex) na memória interna utilizada para o núcleo RISCV, espera-se do exemplo o comportamento demonstrado abaixo:
+Ao final, após a síntese e gravação do arquivo [`software/lcd/quartus_main_lcd.hex`](../../../../software/lcd/quartus_main_lcd.hex) na memória interna utilizada para o núcleo RISCV, espera-se do exemplo o comportamento demonstrado abaixo:
 
 <p align="center">
-    <img width="25%" height="25%" src="Nokia5110LCD.gif">
+    <img width="25%" height="25%" src="../../Nokia5110LCD.gif">
 </p>
 
 # Bibliografia