@@ -933,18 +933,18 @@ define <2 x i64> @vec128_i64_signed_reg_reg(<2 x i64> %a1, <2 x i64> %a2) nounwi
933
933
; SSE41-NEXT: pxor %xmm2, %xmm0
934
934
; SSE41-NEXT: movdqa %xmm0, %xmm3
935
935
; SSE41-NEXT: pcmpgtd %xmm5, %xmm3
936
- ; SSE41-NEXT: pshufd {{.*#+}} xmm6 = xmm3[0,0,2,2]
937
- ; SSE41-NEXT: movdqa %xmm0, %xmm4
938
- ; SSE41-NEXT: pcmpeqd %xmm5, %xmm4
939
- ; SSE41-NEXT: pshufd {{.*#+}} xmm7 = xmm4 [1,1,3,3]
940
- ; SSE41-NEXT: pand %xmm7 , %xmm6
936
+ ; SSE41-NEXT: pshufd {{.*#+}} xmm4 = xmm3[0,0,2,2]
937
+ ; SSE41-NEXT: movdqa %xmm0, %xmm6
938
+ ; SSE41-NEXT: pcmpeqd %xmm5, %xmm6
939
+ ; SSE41-NEXT: pshufd {{.*#+}} xmm7 = xmm6 [1,1,3,3]
940
+ ; SSE41-NEXT: pand %xmm4 , %xmm7
941
941
; SSE41-NEXT: pshufd {{.*#+}} xmm4 = xmm3[1,1,3,3]
942
- ; SSE41-NEXT: por %xmm6 , %xmm4
942
+ ; SSE41-NEXT: por %xmm7 , %xmm4
943
943
; SSE41-NEXT: movdqa {{.*#+}} xmm3 = [1,1]
944
944
; SSE41-NEXT: por %xmm4, %xmm3
945
945
; SSE41-NEXT: pcmpgtd %xmm0, %xmm5
946
946
; SSE41-NEXT: pshufd {{.*#+}} xmm0 = xmm5[0,0,2,2]
947
- ; SSE41-NEXT: pand %xmm7 , %xmm0
947
+ ; SSE41-NEXT: pand %xmm6 , %xmm0
948
948
; SSE41-NEXT: por %xmm5, %xmm0
949
949
; SSE41-NEXT: movdqa %xmm1, %xmm5
950
950
; SSE41-NEXT: blendvpd %xmm0, %xmm2, %xmm5
@@ -1161,18 +1161,18 @@ define <2 x i64> @vec128_i64_unsigned_reg_reg(<2 x i64> %a1, <2 x i64> %a2) noun
1161
1161
; SSE41-NEXT: pxor %xmm2, %xmm0
1162
1162
; SSE41-NEXT: movdqa %xmm0, %xmm3
1163
1163
; SSE41-NEXT: pcmpgtd %xmm5, %xmm3
1164
- ; SSE41-NEXT: pshufd {{.*#+}} xmm6 = xmm3[0,0,2,2]
1165
- ; SSE41-NEXT: movdqa %xmm0, %xmm4
1166
- ; SSE41-NEXT: pcmpeqd %xmm5, %xmm4
1167
- ; SSE41-NEXT: pshufd {{.*#+}} xmm7 = xmm4 [1,1,3,3]
1168
- ; SSE41-NEXT: pand %xmm7 , %xmm6
1164
+ ; SSE41-NEXT: pshufd {{.*#+}} xmm4 = xmm3[0,0,2,2]
1165
+ ; SSE41-NEXT: movdqa %xmm0, %xmm6
1166
+ ; SSE41-NEXT: pcmpeqd %xmm5, %xmm6
1167
+ ; SSE41-NEXT: pshufd {{.*#+}} xmm7 = xmm6 [1,1,3,3]
1168
+ ; SSE41-NEXT: pand %xmm4 , %xmm7
1169
1169
; SSE41-NEXT: pshufd {{.*#+}} xmm4 = xmm3[1,1,3,3]
1170
- ; SSE41-NEXT: por %xmm6 , %xmm4
1170
+ ; SSE41-NEXT: por %xmm7 , %xmm4
1171
1171
; SSE41-NEXT: movdqa {{.*#+}} xmm3 = [1,1]
1172
1172
; SSE41-NEXT: por %xmm4, %xmm3
1173
1173
; SSE41-NEXT: pcmpgtd %xmm0, %xmm5
1174
1174
; SSE41-NEXT: pshufd {{.*#+}} xmm0 = xmm5[0,0,2,2]
1175
- ; SSE41-NEXT: pand %xmm7 , %xmm0
1175
+ ; SSE41-NEXT: pand %xmm6 , %xmm0
1176
1176
; SSE41-NEXT: por %xmm5, %xmm0
1177
1177
; SSE41-NEXT: movdqa %xmm1, %xmm5
1178
1178
; SSE41-NEXT: blendvpd %xmm0, %xmm2, %xmm5
@@ -1400,10 +1400,10 @@ define <2 x i64> @vec128_i64_signed_mem_reg(<2 x i64>* %a1_addr, <2 x i64> %a2)
1400
1400
; SSE41-NEXT: pshufd {{.*#+}} xmm4 = xmm2[0,0,2,2]
1401
1401
; SSE41-NEXT: movdqa %xmm5, %xmm6
1402
1402
; SSE41-NEXT: pcmpeqd %xmm0, %xmm6
1403
- ; SSE41-NEXT: pshufd {{.*#+}} xmm6 = xmm6[1,1,3,3]
1404
- ; SSE41-NEXT: pand %xmm6 , %xmm4
1403
+ ; SSE41-NEXT: pshufd {{.*#+}} xmm7 = xmm6[1,1,3,3]
1404
+ ; SSE41-NEXT: pand %xmm4 , %xmm7
1405
1405
; SSE41-NEXT: pshufd {{.*#+}} xmm2 = xmm2[1,1,3,3]
1406
- ; SSE41-NEXT: por %xmm4 , %xmm2
1406
+ ; SSE41-NEXT: por %xmm7 , %xmm2
1407
1407
; SSE41-NEXT: movdqa {{.*#+}} xmm4 = [1,1]
1408
1408
; SSE41-NEXT: por %xmm2, %xmm4
1409
1409
; SSE41-NEXT: pcmpgtd %xmm5, %xmm0
@@ -1626,21 +1626,22 @@ define <2 x i64> @vec128_i64_signed_reg_mem(<2 x i64> %a1, <2 x i64>* %a2_addr)
1626
1626
; SSE41-NEXT: movdqa %xmm0, %xmm1
1627
1627
; SSE41-NEXT: movdqa (%rdi), %xmm3
1628
1628
; SSE41-NEXT: movdqa {{.*#+}} xmm5 = [2147483648,2147483648]
1629
- ; SSE41-NEXT: pxor %xmm5, %xmm0
1629
+ ; SSE41-NEXT: movdqa %xmm0, %xmm6
1630
+ ; SSE41-NEXT: pxor %xmm5, %xmm6
1630
1631
; SSE41-NEXT: pxor %xmm3, %xmm5
1631
- ; SSE41-NEXT: movdqa %xmm0 , %xmm2
1632
+ ; SSE41-NEXT: movdqa %xmm6 , %xmm2
1632
1633
; SSE41-NEXT: pcmpgtd %xmm5, %xmm2
1633
1634
; SSE41-NEXT: pshufd {{.*#+}} xmm4 = xmm2[0,0,2,2]
1634
- ; SSE41-NEXT: movdqa %xmm0 , %xmm6
1635
- ; SSE41-NEXT: pcmpeqd %xmm5, %xmm6
1636
- ; SSE41-NEXT: pshufd {{.*#+}} xmm6 = xmm6 [1,1,3,3]
1637
- ; SSE41-NEXT: pand %xmm6 , %xmm4
1635
+ ; SSE41-NEXT: movdqa %xmm6 , %xmm0
1636
+ ; SSE41-NEXT: pcmpeqd %xmm5, %xmm0
1637
+ ; SSE41-NEXT: pshufd {{.*#+}} xmm7 = xmm0 [1,1,3,3]
1638
+ ; SSE41-NEXT: pand %xmm4 , %xmm7
1638
1639
; SSE41-NEXT: pshufd {{.*#+}} xmm2 = xmm2[1,1,3,3]
1639
- ; SSE41-NEXT: por %xmm4 , %xmm2
1640
+ ; SSE41-NEXT: por %xmm7 , %xmm2
1640
1641
; SSE41-NEXT: movdqa {{.*#+}} xmm4 = [1,1]
1641
1642
; SSE41-NEXT: por %xmm2, %xmm4
1642
- ; SSE41-NEXT: pcmpgtd %xmm0 , %xmm5
1643
- ; SSE41-NEXT: pshufd {{.*#+}} xmm0 = xmm5[0,0,2,2]
1643
+ ; SSE41-NEXT: pcmpgtd %xmm6 , %xmm5
1644
+ ; SSE41-NEXT: pshufd {{.*#+}} xmm6 = xmm5[0,0,2,2]
1644
1645
; SSE41-NEXT: pand %xmm6, %xmm0
1645
1646
; SSE41-NEXT: por %xmm5, %xmm0
1646
1647
; SSE41-NEXT: movdqa %xmm3, %xmm5
@@ -1867,10 +1868,10 @@ define <2 x i64> @vec128_i64_signed_mem_mem(<2 x i64>* %a1_addr, <2 x i64>* %a2_
1867
1868
; SSE41-NEXT: pshufd {{.*#+}} xmm4 = xmm1[0,0,2,2]
1868
1869
; SSE41-NEXT: movdqa %xmm0, %xmm6
1869
1870
; SSE41-NEXT: pcmpeqd %xmm5, %xmm6
1870
- ; SSE41-NEXT: pshufd {{.*#+}} xmm6 = xmm6[1,1,3,3]
1871
- ; SSE41-NEXT: pand %xmm6 , %xmm4
1871
+ ; SSE41-NEXT: pshufd {{.*#+}} xmm7 = xmm6[1,1,3,3]
1872
+ ; SSE41-NEXT: pand %xmm4 , %xmm7
1872
1873
; SSE41-NEXT: pshufd {{.*#+}} xmm1 = xmm1[1,1,3,3]
1873
- ; SSE41-NEXT: por %xmm4 , %xmm1
1874
+ ; SSE41-NEXT: por %xmm7 , %xmm1
1874
1875
; SSE41-NEXT: movdqa {{.*#+}} xmm4 = [1,1]
1875
1876
; SSE41-NEXT: por %xmm1, %xmm4
1876
1877
; SSE41-NEXT: pcmpgtd %xmm0, %xmm5
0 commit comments